如何选择上拉电阻,上拉电阻的计算（上拉电阻的选择原则）

大家好，关于如何选择上拉电阻,上拉电阻的计算很多朋友都还不太明白，不知道是什么意思，那么今天我就来为大家分享一下关于上拉电阻的选择原则的相关知识，文章篇幅可能较长，还望大家耐心阅读，希望本篇文章对各位有所帮助！

1上拉电阻的作用及选用的原则?

1、上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理，也是将不确定的信号通过一个电阻钳位在低电平。

2、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗， 提供泄荷通路。

3、上拉电阻是直接接在电源上，接二极管的时候电阻末端是高电平，下拉电阻是直接接到地上，接二极管的时候电阻末端是低电平。

4、上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也就是通常所说的灌电流。

212伏输出怎选上拉与下拉电阻

1、上拉电阻是直接接在电源上，接二极管的时候电阻末端是高电平，下拉电阻是直接接到地上，接二极管的时候电阻末端是低电平。

2、当TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的最低高电平（一般为5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。OC门电路必须使用上拉电阻，以提高输出的高电平值。

3、比如，LM339比较器的输出端在输出高电平时，输出端是悬空的（集电极输出），采用上拉电阻可以将电源电压通过该电阻向负载输出电流，而输出端低电平时，输出端对地短接。下拉电阻就是在某电位点用电阻与地相连的电阻。

4、把某一点提升为高电位的电阻是上拉电阻，往往接至+VCC或—VCC，正负电源供电电路中，接负电压的也是上拉电阻，也就是说‘上拉’和电源极性没有关系。而下拉电阻是指电阻一端接地的形式。

3请高手指教,在设计中,上拉电阻和下拉电阻起什么作用,同时怎么选取阻值...

1、根据实际情况，上拉电阻与下拉电阻可以取值在1KΩ～10KΩ之间，其阻值大小与静态电流及系统功耗相关。

2、上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。

3、上拉电阻作用：在常态下让该电路保持高电平状态 下拉电阻作用：在常态下让该电路保持低电平状态 二 定义：电路（不是用电器）通过某一阻值电阻接到电源上，称“上拉”，此电阻称“上拉电阻”。

4、上拉电阻：将一个不确定的信号，通过一个电阻与电源VCC相连，固定在高电平。作用：上拉是对器件注入电流；灌电流；当一个接有上拉电阻的IO端口设置为输入状态时，它的常态为高电平。

5、cmos芯片输出一般是平衡的，不需要上拉电阻。ttl该淘汰了。下拉电阻：输入端电阻接地，使端子静态保持低电平，如 rc 微分电路。限流电阻：串联在电路中，作用未必是限流，如 rc 积分电路。

6、所谓上，就是指高电平；所谓下，是指低电平。上拉，就是通过一个电阻将信号接电源，一般用于时钟信号数据信号等。下拉，就是通过一个电阻将信号接地，一般用于保护信号。

4问上拉电阻的阻值选定依据是啥,20k和30k的区别在哪

朋友，可以分别用6个电阻来这样考虑——分别用三个电阻并联，可以得到两个10k电阻；两个并联电阻组串联，即可得到一个20k的电阻。

按照IC的规范来讲，SDA和SCL都是需要上拉电阻的。当然如果你主控芯片的两个管脚具有内部上拉并且满足你的速率要求，也是可以省略外部上拉的。

． 驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动 能力越强，但功耗越大，设计是应注意两者之间的均衡。2． 下级电路的驱动需求。

5什么是上拉和下拉电阻、作用及选型

1、下拉电阻就是在某电位点用电阻与地相连的电阻。如果某电位点有下拉和上拉电阻就组成了分压电路，此时，电阻又叫分压电阻。

2、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力；提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。

3、上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。

4、上拉电阻和下拉电阻2者共同的作用是：避免电压的“悬浮”，造成电路的不稳定。

5、上拉电阻和下拉电阻都是为了确保逻辑门电路的输入端在无驱动时保持到高或低电平。

6、下拉电阻是串接电阻后接地，目的是把该点的电压拉低..也可以说可以提高端口的灌电流能力。需要用到上拉电阻和下拉电阻的情况还蛮多的，画图比较麻烦。

OK，本文到此结束，希望对大家有所帮助。